floorplan是什么意思、读音 数字后端PR流程3：后端Floorplan如果规划

大家好，今天来为大家解答floorplan是什么意思、读音这个问题的一些问题点，包括数字后端PR流程3：后端Floorplan如果规划也一样很多人还不知道，因此呢，今天就来为大家分析分析，现在让我们一起来看看吧！如果解决了您的问题，还望您关注下本站哦，谢谢~

欢迎大家评论转发关注，不定时更新！

本节，由于我们将详细介绍的是floorplan，故直接打开上一节我们保存的data_setup库，此时软件自动打开LayoutWindow。

insert_pad_filler–cell"pfeed10000pfeed05000\\

pfeed02000pfeed01000pfeed00500pfeed00200\\

pfeed00100pfeed00050pfeed00010pfeed00005"

插入完成后，我们放大两个io-pad就会看到padfilter的插入后效果如下图所示。

Createspadringsforpinsinboundarypads执行完毕后，将会看到在两个pad之间的区域添加了Power相关的金属走线，从而将padcell的电源全部连接形成对pad供电的powerrings。

现在需要做的就是手动将这些Macrocell进行摆放，移动后3个与PAD相关的cell位置如下图所示。移动好后需要将移动后的Macro锁定。

原则上，除standcell外所有的macros都应该手动指定位置约束，但是也可以让软件自动对这些macros进行摆放，通过下面命令可以让软件基于timing去摆放这些macros，同时摆放时不考虑逻辑层次的影响。

create_fp_placement–timing_driven–no_hierarchy_gravity

Macro摆放完成后，我们可以进行globalroutecongestion分析，如果设计本身有拥塞，那么尽量在place阶段将其处理。

report_congestion-grc_based-by_layer-routing_stageglobal

在实际的Macro摆放着，如果我们将这些macro排成列放，那么为这些macro提供power将会变得容易，所以在摆放macro时应遵循以下准则：

我们手动约束macro的摆放如下图所示，然后重新运行软件，让软件基于timing去重新摆放macros（之前与io-pad有连线关系的三个除外）。跑完后macro在floorplan内的布局如下所示。红圈所示的macro就是下图约束中的macros，这些在floorplan内部东西摆放。

最后，将这些所有macros设置成fixed，即在后期place的过程中需要保持固定。

floorplan的core周围的powerring，powerstraps以及macropll周围的powerring我们利用"PowerNetworkSynthesis"进行添加。在生产powerring时其宽度以及powerstraps的个数均可以根据你指定的IRdrop工具自动生产。具体设置如下，其中分别设置了powerstraps的个数范围以及金属层次，以及powerrings的宽度范围，相关Macropowerrings的宽度，最后指定目的功率，芯片的供电电压以及目标IRdrop，通过工具PowerNetworkSynthesis自动产生PG网络。具体得到的IRdrop图和最后生成的PG网络如下图所示。

但是，经过上式过程虽然生成了整个芯片的PG网络，但是我们放大后发现，给stdcell供电的powerrail并没有生成，一个完整的电源网络必须提供powerrail用于给stdcell供电，那么我们执行以下命令，来生成powerrail，执行后其结果如下图所示。图中的较密集的蓝线就是用于给stdcell供电的powerrail。

preroute_standard_cells–fill_empty_rows-remove_floating_pieces

这时利用PowerNetworkSynthesis，设置供电电压和IRdrop我们能够得到下图所示的电压降热力图。

我们放大core区域发现，在PowerNetworkSynthesis的过程中，工具自动生成了许多powerstraps在Metal4和Metal5层，但是这些powerstraps被防止在stdcell之上，见下图所示，这对于后期的routing是不利的，并且stdcell放置在power网路下面也电源噪声也容易干扰逻辑电路，故我们需要把stdcell从powerstraps下方移除，移除后对比结果如下。

set_pnet_options-complete"METAL4METAL5"

create_fp_placement–timing_driven–no_hierarchy_gravity

通过运行以下命令去检查实际的globalroutingtiming，report_timing去检查当前place下的实际globalrouting的timing，其中最长的时序路径也满足约束要求。

remove_placement-object_typestandard_cell

write_def–version5.6–placed–all_vias–blockages-routed_nets–rows_tracks_gcells–specialnets–outputdesign_data/ORCA.def

最后我们可以将当前的def文件以库的格式写出，以供下次使用。

save_mw_cel-asready_for_placement

文章分享结束，floorplan是什么意思、读音和数字后端PR流程3：后端Floorplan如果规划的答案你都知道了吗？欢迎再次光临本站哦！